• VDD=VDDQ=1.5V(1.48V 至 1.57V)
• VDDSPD=3.0V 至 3.6V
• 全差分时钟输入(CK、CK)操作
• 差分数据选通(DQS、DQS)
• 片上 DLL 将 DQ、DQS 和 DQS 转换与 CK 转换对齐
• DM 掩码在数据选通的上升沿和下降沿写入数据
• 除数据、数据选通和数据掩码外的所有地址和控制输入在时钟的上升沿锁存
• 支持可编程 CAS 延迟 5、6、7、8、9、10、11、13
• 支持可编程附加延迟 0、CL-1 和 CL-2
• 可编程 CAS 写入延迟 (CWL) = 5、6、7、8、9
• 可编程突发长度 4/8,具有半字节顺序和交错模式
• BL 即时切换
• 平均刷新周期 - 0℃~ 85℃ 7.8 μs
• JEDEC 标准 78ball FBGA(x8)
• 由 EMRS 选择的驾驶员强度
• 支持动态芯片端接
• 支持异步RESET 引脚 • 支持ZQ 校准
• 支持 TDQS(终端数据选通)(仅限 x8)
• 支持写入均衡
• 8 位预取
• 本产品符合 RoHS指令
• 符合 JEDEC
• 高级存储芯片
• 低电压
• 通过所有主要主板公司的兼容性认证。
• 可靠、稳定、广泛兼容